全部回答(1)
-
解法一：修改clk源，从upll改为xin
解法二：UART的clock source如果是upll，clk_upll_recalc_rate中只有设置300M和264M，需添加336M设置。在drivers/clk/nuvoton/clk-nuc980-upll.c中，修改如下
评论(0)回答于 2022/09/08 11:05
0人关注该问题
加载中...