登录体验更流畅的互动沟通
CLK_SetModuleClock(uint32_t u32ModuleIdx, uint32_t u32ClkSrc, uint32_t u32ClkDiv)
u32ClkDiv = 0 、2、3测试了没什么变化呢。
检举 |2022/09/06 18:02
这个是时钟分频,可以看下技术参考手册里这个分频的寄存器是怎么定义的
chenwenbin