I2C 总线串联电阻过大，从机有上拉电阻，使低电平相对0V上移。

说明：

1>   从波形上看低电平偏差不大，还不足以影响通讯。如果增大串联电阻，会使偏移也变大，超过低电平判断阈值就会影响通讯。

2>   主机输出的SCL和SDA低电平有偏移是因为总线串电阻和从机上拉分压引起。

3>   从机输出低电平能到0v是因为测试点选择的从机端。

4>   第9个clk后SCL的低电平能到0V，是因为此时从机忙拉低SCL。此时SCL呈现的低电平是从机输出的。

解决：去掉串联电阻和从机端的上拉电阻。